(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-143487 (P2001-143487A)

(43)公開日 平成13年5月25日(2001.5.25)


(51) Int.Cl.7	識別記号	FI	テーマコード(参考)
G11C 16/0	6	HO1L 27/10	471 5B025
H01L 27/1			481 5F083
27/10	0 471	G11C 17/00	6 3 4 E
	481	HO1L 27/10	4 3 4
		審査請求有	請求項の数10 OL (全 11 頁)
(21)出願番号 特願平11-324727		(71)出願人 000004237 日本電気株式会社	
(22)出願日 平成11年11月15日(1999.11.15)		東京都港区芝五丁目7番1号 (72)発明者 渡辺 一央 東京都港区芝五丁目7番1号 日本電気株式会社内 (74)代理人 100084250 弁理士 丸山 隆夫 Fターム(参考) 58025 AA03 AC00 AD00 AD05 AD07 AED5 5F083 ER22 GA01 LA04 LA05 LA09 LA10 LA12 ZA28	

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

複数のセルアレイと1つのリファレンスセル アレイとを有する半導体記憶装置において、 I V変換回 路2、3から見えるメインセル側の入力インピーダンス とリファレンスセル側の入力インピーダンスを同一にし て読み出しスピードの高速化を図る機能を有する半導体 記憶装置を提供する。

【解決手段】 IV変換回路M2と各セルアレイとを接 続するグローバルビット線4のインピーダンスと、1V 変換回路R3とリファレンスセルアレイとを接続するダ ミーグローバルビット線6とのインピーダンスとを同一 にするために、メイン側で形成された経路と配線長及び 配線幅において、同一となる配線経路をリファレンス側 で形成することができる構成を備えることにより実行す



【特許請求の範囲】

【請求項1】 複数のセルアレイと1つのリファレンス セルアレイとを具備する半導体記憶装置であって、

前記セルアレイから入力されるセル電流をメインセル電 圧に変換する第1の電流/電圧変換手段と、

前記リファレンスセルアレイから入力されるリファレン スセル電流をリファレンスセル電圧に変換する第2の電流/電圧変換手段と、

前記第1の電流/電圧変換手段と前記複数のセルアレイとを接続するグローバルビット線と、

前記第2の電流/電圧変換手段と前記リファレンスセル アレイとを接続するダミーグローバルビット線とを有 し、

前記グローバルビット線のインピーダンスと前記ダミー グローバルビット線のインピーダンスとが等しいことを 特徴とする半導体記憶装置。

【請求項2】 前記ダミーグローバルビット線は、 前記第2の電流/電圧変換手段と前記リファレンスセル アレイとを複数の経路で接続していることを特徴とする 請求項1記載の半導体記憶装置。

【請求項3】 前記複数の経路の数は、

前記セルアレイの数と等しいことを特徴とする請求項2 記載の半導体記憶装置。

【請求項4】 前記グローバルビット線の配線抵抗及び 配線容量と前記ダミーグローバルビット線の配線抵抗及 び配線容量は等しいことを特徴とする請求項1から3の いずれか1項に記載の半導体記憶装置。

【請求項5】 前記グローバルビット線の配線長及び配線幅と前記ダミーグローバルビット線の配線長及び配線幅は等しいことを特徴とする請求項1から4のいずれか 30 1項に記載の半導体記憶装置。

【請求項6】 前記グローバルビット線上に配置され、 前記複数のセルアレイの中から任意に1つのセルアレイ を選択し、該選択したセルアレイと前記第1の電流/電 圧変換手段との間の経路を形成する第1のスイッチ手段 と、

前記ダミーグローバルビット線上に配置され、前記リファレンスセルアレイと前記第2の電流/電圧変換手段との間を接続する複数の経路から1つを選択する第2のスイッチ手段と、

をさらに有することを特徴とする請求項1から5のいず れか1項に記載の半導体記憶装置。

【請求項7】 前記第1のスイッチ手段は、

前記セルアレイの個数分と同数であり、各セルアレイに 対応した位置に配置されることを特徴とする請求項6記 載の半導体記憶装置。

【請求項8】 前記第2のスイッチ手段は、

前記第1のスイッチ手段と同数であり、前記リファレンスセルアレイと前記第2の電流/電圧変換手段との間の各経路に配置され、

前記第1のスイッチ手段による前記セルアレイの選択により選択されたセルアレイと前記第1の電流/電圧変換手段との間に経路が形成されたとき、該経路のインピーダンスと等しいインピーダンスとなる前記リファレンスセルアレイと前記第2の電流/電圧変換手段との間の経路を選択することを特徴とする請求項6または7記載の半導体記憶装置。

【請求項9】 前記第1の電流/電圧変換手段により変換されたメインセル電圧と前記第2の電流/電圧変換手10 段により変換されたリファレンスセル電圧とを比較し、論理値を出力する比較手段をさらに有することを特徴とする請求項1から8のいずれか1項に記載の半導体記憶装置。

【請求項10】 前記グローバルビット線のインピーダンスと前記ダミーグローバルビット線のインピーダンスとの誤差は、所定の許容値内であることを特徴とする請求項1から9のいずれか1項に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

20 【発明の属する技術分野】本発明は、半導体記憶装置に 関し、特にデータ読み出し回路によるデータ読み出しの 高速化に関する。

[0002]

【従来の技術】従来から、フラッシュメモリも、他の記憶媒体と同様に高速アクセスが要求されている。従来の回路構成では、リファレンス側の入力インピーダンスが常に一定であるため、メイン側の選択するセルアレイによって、リファレンス部の入力インピーダンスとメイン側の入力インピーダンスが異なる状態が生じていた。よって、高速アクセスを実現するのが非常に難しかった。【0003】(従来技術1)図1は、従来技術1における半導体記憶装置の構成を示した回路図である。IV変換回路(電流/電圧変換回路)2、3から見えるインピーダンスは、図4に示すようにメイン側は選択するセクタにより変化するが、リファレンス側は選択するセクタにより変化するが、リファレンス側は選択するセクタにより変化するが、リファレンス側は選択するセクタにより変化しない。

【0004】セルアレイ1内のセルデータの読み出しを行う場合には、セルアレイ1選択信号とリファレンスセルアレイ選択信号はHighレベルになり、ノード500とJード700、ノード600とIV変換回路R3は接続される。

【0005】セルアレイN選択信号(セルアレイ1以外のセルアレイに対応したセルアレイセレクトNchTrを制御するセルアレイ選択信号)は、Lowレベルとなり、ノード501とグローバルビット線4はオープン状態となる。セルアレイ1のROWデコーダ9は、任意のワード線を選択する。COLUMNデコーダ10は、任意のサブビット線7を選択する。任意のサブビット線は、COLUMNデコーダ10を介してノード500に50接続される。ROWデコーダR11は、リファレンスセ

ルアレイ内のリファレンスセルゲートに接続されるワード線を選択する。リファレンスサブビット線8は、ダミーデコーダ12を介してノード600に接続される。

【0006】次に、従来技術1における半導体記憶装置の動作について説明する。図9(b)において、T=0の状態で、ATD(Address Transaction Director)信号2がHighからLow、PRE信号がLowからHighへ変化することで、IV変換回路M2とIV変換回路R3がアクティブとなり、セルデータの読み出し動作が開始される。グローバルビット線4、セルアレイ1 10のサブビット線7、リファレンスグローバルビット線5及びリファレンスセルアレイのリファレンスサブビット線8は、IV変換回路M2とIV変換回路R3から流れる電流によりチャージアップされる。

【0007】図2におけるIV変換回路2、3を参照しながら説明を行うと、ATD信号2がHighからLowになることにより、NOR回路の出力はHighとなる。NOR回路の出力がHighとなると、グローバルビット線4、リファレンスグローバルビット線5は、NchTr(N型チャネルトランジスタ)1を介して電源 20に接続される。また、PRE信号がHighになると、NchTr3、4、5を介してグローバルビット線4(IV変換回路R3では、リファレンスグローバルビット線5)は、電源に接続される。

【0008】IV変換回路2、3内のPrecharge回路は、各ビット線のチャージアップを補うために装備されている。ノード700、リファレンスグローバルビット線5が電源に接続されることにより、ノード500、ノード700及びノード600の電位は上昇する。その電位がIV変換回路2、3内のNOR回路のスレッショルド電圧に達すると、IV変換回路2、3中のNchTr2、5はOFFする。この状態は、グローバルビット線4、サブビット線7、リファレンスグローバルビット線5及びリファレンスサブビット線8が、IV変換回路2、3から流れる電流により十分にチャージアップされた状態である。

【0009】従来の回路構成では、図4に示すようにIV変換回路2、3から見えるメイン側のグローバルビット線4のインピーダンスとリファレンス側のリファレンスグローバルビット線5のインピーダンスとが異なる。40【0010】従来技術1における図9(a)、(b)は、各経路の電流、電圧の波形を示したタイミングチャートである。グローバルビット線4に流れる電流IgsNとサブビット線7に流れる電流Igs1(=Is1)は、T=0からグローバルビット線4の容量とサブビット線7の容量の充電を開始し、T=1のタイミングで充電を完了する。充電が完了すると、グローバルビット線4に流れる電流IgsNは、0[A]になる。サブビット線7に流れる電流Igslは、セルアレイ内で選択されているセル電流である。IV変換回路M2に入力され50

る電流Imは、下記の式で求められる。

【0011】電流Im=IgsN+Igs1

【0012】リファレンス部も同様にリファレンスグローバルビット線5に流れる電流IgrNとリファレンスサブビット線8に流れる電流Igrlは、T=0からリファレンスグローバルビット線5の容量とリファレンスサブビット線8の容量の充電を開始し、T=1のタイミングで充電を完了する。充電が完了すると、リファレンスグローバルビット線5に流れる電流IgrNは、0 [A]になる。リファレンスサブビット線8に流れる電流Igrlはセルアレイ内で選択されているセル電流である。IV変換回路R3に入力される電流Irefは、下記の式で求められる。

【0015】図2におけるIV変換回路2、3で説明を行うと、PRE信号がLowになることによりIV変換回路2、3内のNchTr4はOFFし、IV変換回路2、3内のPrecharge回路のグローバルビット線4(IV変換回路R3では、リファレンスグローバルビット線5)と電源はOPEN状態になる。

【0016】 T=1の状態においては、J-ド500、J-ド700及びJ-ド600は十分に充電されている。 $T=1\sim T=2$ の間に、メインセル側は、選択されたセルのセル電流をI mに伝える必要がある。グローバルビット線4に溜まった電荷がI g s 1へ流れ込むため、見かけ上I mの電流は0 [A] になる。

【0017】リファレンス側においては、リファレンスセル電流Irefは、T=1のタイミングでIV変換回路R3に伝わる。これはリファレンスグローバルビット線5に寄生容量がついていないため、余分な電荷が溜まっていないからである。

【0018】よって、T=1~T=2の段階において、 I V変換回路R3には、期待された電流Irefが完全に伝わっているが、I V変換回路M2には、期待された電流Imが完全には伝わっていないため、I V変換回路 M2、I V変換回路R3出力Vm、Vrefは期待外の差電位を生じてしまう。この段階においてVmとVrefの比較を行うと、比較回路1は、正確な情報を出力できない可能性があり、誤動作の原因となる。

【0019】T=2~T=3の間に、実際にセルアレイ 1で選択されたセルのセル電流が流れ始め、IV変換回 路M2の出力Vmが変化し始める。T=4の段階におい て初めて、VmとVrefに期待した差電位が生じる。 【0020】当該差電位が発生すると、比較回路1は、ATD1信号のLowからHighのタイミングにおいて、VmとVrefとの比較を行い、VrefよりVmの電位が低ければLowを出力し、VrefよりVmの電位が高ければHighを出力する。図9(b)では、VrefよりVmの電位が低いので、比較回路1は、Lowを出力する。以上が、従来技術1の構成と動作である。

【0021】(従来技術2)次に、特開平11-359 9号公報に開示された半導体記憶装置について説明する

【0022】当該半導体記憶装置は、2本のリファレンスビット線を有し、メイン側のビット線選択に同期して2本のリファレンスビット線を切り換える手段と、上記リファレンスビット線と上記ビット線の間に電源ラインによるシールドとを有している。

【0023】上記従来技術2の半導体記憶装置によれば、差動増幅手段側から見た場合のビット線とリファレンス線とで線間容量の見え方が等しくなり、周辺素子から外乱ノイズ等が入った場合でも、ビット線とリファレ 20ンス線とでは互いに同様の挙動を示すため、安定読み出しが可能となる。また、シールドを形成したことにより、ビット線とリファレンス線との間の線間容量による影響を排除することも可能である。

[0024]

【発明が解決しようとする課題】しかしながら、従来技術1の半導体記憶装置では、IV変換回路2、3から見えるグローバルビット線4とリファレンスグローバルビット線5のインピーダンスが異なってしまうので、比較回路1が誤動作をする可能性があるという問題点があった。また、誤動作を回避しようとするとメイン側の電圧Vmとリファレンス側の電圧Vrefとの比較時点を遅らせることになり、読み出しスピードの遅延化が生じてしまうという問題点が生じた。

【0025】従来技術2の半導体記憶装置では、確かに、セルアレイ内のサブビット線同士またはサブビット線とリファレンスビット線との間の線間容量による影響により、センスアンプ部に不正確な電流が流れてしまうという問題点は解消できる。しかしながら、セルアレイとセンスアンプ部との間を接続しているグローバルビット線及びリファレンスグローバルビット線のインピーダンスの違いによるセンスアンプ部における誤動作、及び読み出し動作の遅延化という問題点を解消できない。

【0026】本発明は、上記問題点に鑑みなされたものであり、IV変換回路2、3(センスアンプ)から見えるメインセル側の入力インピーダンスとリファレンスセル側の入力インピーダンスとを同一にすることが可能な半導体記憶装置を提供することを目的とする。

[0027]

【課題を解決するための手段】かかる目的を達成するた 50

めに、請求項1記載の発明は、複数のセルアレイと1つのリファレンスセルアレイとを具備する半導体記憶装置であって、セルアレイから入力されるセル電流をメインセル電圧に変換する第1の電流/電圧変換手段と、リファレンスセルアレイから入力されるリファレンスセル電流をリファレンスセル電圧に変換する第2の電流/電圧変換手段と、第1の電流/電圧変換手段と複数のセルアレイとを接続するグローバルビット線と、第2の電流/電圧変換手段とリファレンスセルアレイとを接続するダ10ミーグローバルビット線とを有し、グローバルビット線インピーダンスとが等しいことを特徴としている。

6

【0028】請求項2記載の発明は、請求項1記載の発明において、ダミーグローバルビット線は、第2の電流/電圧変換手段とリファレンスセルアレイとを複数の経路で接続していることを特徴としている。

【0029】請求項3記載の発明は、請求項2記載の発明において、複数の経路の数は、セルアレイの数と等しいことを特徴としている。

【0030】請求項4記載の発明は、請求項1から3のいずれか1項に記載の発明において、グローバルビット線の配線抵抗及び配線容量とダミーグローバルビット線の配線抵抗及び配線容量は等しいことを特徴としている。

【0031】請求項5記載の発明は、請求項1から4のいずれか1項に記載の発明において、グローバルビット線の配線長及び配線幅とダミーグローバルビット線の配線長及び配線幅は等しいことを特徴としている。

【0032】請求項6記載の発明は、請求項1から5のいずれか1項に記載の発明において、グローバルビット線上に配置され、複数のセルアレイの中から任意に1つのセルアレイを選択し、該選択したセルアレイと第1の電流/電圧変換手段との間の経路を形成する第1のスイッチ手段と、ダミーグローバルビット線上に配置され、リファレンスセルアレイと第2の電流/電圧変換手段との間を接続する複数の経路から1つを選択する第2のスイッチ手段と、をさらに有することを特徴としている。

【0033】請求項7記載の発明は、請求項6記載の発明において、第1のスイッチ手段は、セルアレイの個数分と同数であり、各セルアレイに対応した位置に配置されることを特徴としている。

【0034】請求項8記載の発明は、請求項6または7記載の発明において、第2のスイッチ手段は、第1のスイッチ手段と同数であり、リファレンスセルアレイと第2の電流/電圧変換手段との間の各経路に配置され、第1のスイッチ手段によるセルアレイの選択により選択されたセルアレイと第1の電流/電圧変換手段との間に経路が形成されたとき、該経路のインピーダンスと等しいインピーダンスとなるリファレンスセルアレイと第2の電流/電圧変換手段との間の経路を選択することを特徴

としている。

【0035】請求項9記載の発明は、請求項1から8の いずれか1項に記載の発明において、第1の電流/電圧 変換手段により変換されたメインセル電圧と第2の電流 /電圧変換手段により変換されたリファレンスセル電圧 とを比較し、論理値を出力する比較手段をさらに有する ことを特徴としている。

【0036】請求項10記載の発明は、請求項1から9 のいずれか1項に記載の発明において、グローバルビッ ト線のインピーダンスとダミーグローバルビット線のイ 10 ンピーダンスとの誤差は、所定の許容値内であることを 特徴としている。

[0037]

【発明の実施の形態】以下、本発明の実施の形態を添付 図面を参照しながら詳細に説明する。

【0038】第1の実施の形態における半導体記憶装置 の構成を図2、図3、図5、図6、図7を参照しながら 説明する。図5は、本発明の不揮発性半導体記憶装置の 構成を示した回路図である。当該半導体記憶装置は、、 比較回路1、IV変換回路M2、IV変換回路R3、複 20 数のセルアレイ $(1 \sim N)$ 、及び1つのリファレンスセ ルアレイから構成される。個々のセルアレイには、セル アレイ内の任意のセルを選択するためのROWデコーダ (1~N) 9、COLUMデコーダ10が装備されてい る。リファレンスセルアレイには、ROWデコーダR1 1、ダミーデコーダ12が装備されている。

【0039】比較回路1は、IV変換回路M2の出力V mとIV変換回路R3の出力VrefとATD信号1と が入力され、レベル比較回路出力を図示しない制御部に 出力する。セルアレイ1~セルアレイNは、任意に1つ 30 のセルアレイを選択するためのセルアレイセレクトNc hTr1~セルアレイセレクトNchTrNに接続され る。セルアレイセレクトNchTr1~セルアレイセレ クトNchTrNは、それぞれセルアレイ1選択信号~ セルアレイN選択信号により制御される。セルアレイセ レクトNchTr1~セルアレイセレクトNchTrN のドレインは、グローバルビット線4に共通接続され、 IV変換回路M2に出力される。

【0040】リファレンスセルアレイセレクトNchT r1~リファレンスセルアレイセレクトNchTrNの 40 ソースとドレインは、ダミーグローバルビット線6に共 通接続される。リファレンスセルアレイセレクトN c h Tr1~リファレンスセルアレイセレクトNchTrN のゲートは、リファレンスセルアレイ選択信号1~リフ ァレンスセルアレイ選択信号Nにより制御される。リフ ァレンスセルアレイセレクトNchTr1~リファレン スセルアレイセレクトNchTrNのドレインは、ダミ ーグローバルビット線6に共通接続され、IV変換回路 R3に出力される。

である。セルアレイ内の複数のセルは、マトリクス状に 配置されている。それぞれのサブビット線7は、列方向 にメモリセルドレインに共通接続されている。ワード線 は、行方向にメモリセルゲートに共通接続されている。

【0042】ROWデコーダ9は、複数のワード線に接 続され、任意のワード線を選択する。COLUMUデコ ーダ10は、複数のサブビット線7に接続され、1つの 任意のサブビット線7をノード100に接続する。リフ ァレンスセルドレインは、リファレンスセルアレイ内の リファレンスサブビット線8に接続される。ROWデコ ーダR11の出力は、リファレンスセルゲートに接続さ

【0043】また、リファレンスサブビット線8には、 メインセル側のサブビット線7に接続されるメモリセル の個数分のダミーセルが接続される。ダミーデコーダ1 2は、リファレンスサブビット線8に接続され、リファ レンスサブビット線8は、ダミーデコーダ12を介して ノード200に接続される。

【0044】図2は、IV変換回路2、3の構成を示し た回路図である。IV変換回路2、3は、NchTrl ~NchTr5とNOR回路により構成される。Nch Tr1のドレインとゲートは電源に接続され、ソース (メイン線) は、NchTr2のドレインに接続され る。NchTr2のソースは、グローバルビット線4 (IV変換回路R3では、ダミーグローバルビット線 6) に接続され、NchTr2のゲートは、グローバル ビット線4 (IV変換回路R3では、ダミーグローバル ビット線6)とATD2信号とが入力されるNOR回路 の出力が入力される。

【0045】また、NchTr3のドレインとゲートは 電源に接続され、NchTr3のソースは、NchTr 4のドレインに接続される。NchTr4のゲートは、 PRE信号により制御される。NchTr4のソース は、NchTr5のドレインに接続される。NchTr 5のソースは、グローバルビット線4 (IV変換回路R 3では、ダミーグローバルビット線6)に接続され、N chTr5のゲートには、NOR回路の出力が入力され る。

【0046】図6(a)は、IV変換回路M2からセル アレイセレクトNchTr1とセルアレイセレクトNc hTrNまでの配線抵抗、容量関係を示した図である。 図6(a)によれば、IV変換回路M2からノード30 0までのインピーダンスを21、ノード300からセル アレイセレクトNchTr1までのインピーダンスを乙 2、ノード300からセルアレイセレクトNchTrN までのインピーダンスをZg1とZ3に分割して図示し てある。

【0047】図6(b)は、IV変換回路R3からリフ ァレンスセルアレイセレクトNchTr1とリファレン 【0041】図3は、セルアレイの構成を示した回路図 50 スセルアレイセレクトNchTrNまでの配線抵抗、容

【0048】図7は、図6のZg1とZg1Rの構成を示した図である。Zg1は、配線抵抗と配線容量によって生じるインピーダンスであり、グローバルビット線4の配線長と配線幅によって決まる(配線抵抗=抵抗係数×配線長・配線幅、配線容量=容量係数×配線長×配線幅)。Zg1Rは、配線抵抗と配線容量によって生じるインピーダンスであり、ダミーグローバルビット線6の配線長と配線幅によって決まる(配線抵抗=抵抗係数×配線長・配線幅、配線容量=容量係数×配線長×配線幅)。

【0049】第2の実施の形態について、図8を参照しながら説明する。メイン側とリファレンス側のインピーダンスを同一にするため、グローバルビット線4とダミーグローバルビット線6を図8のように構成する。Zg 201とZg1Rを揃える手段が第1の実施の形態と異なる。Zg1は、図示するように配線容量と配線抵抗で構成される。Zg1Rは、メイン側と抵抗、容量を揃えるために、本実施の形態においては、配線抵抗、容量とTrのゲート容量を用いる。他の構成は、第1の実施の形態と同一である。

【0050】次に、第1及び第2の実施の形態における 半導体記憶装置のデータの読み出し動作について説明する。図9(c)、(d)は、読み出し動作時における各 経路の電流、電圧の波形を示すタイミングチャートであ る。T=0の状態において、セルアレイ1内のセルの読 み出しを行う場合、セルアレイ1選択信号とリファレン スセルアレイ選択信号1はHighレベルになり、ノー ド100とノード300(グローバルビット線4)、ノード200とノード400(ダミーグローバルビット線 6)は接続される。

【0051】セルアレイN選択信号とリファレンスセルアレイ選択信号NはLowレベルとなり、ノード101とグローバルビット線4はオープン状態となる。セルアレイ1のROWデコーダ(1)9は、任意のワード線を選択する。任意のサブビット線7は、COLUMUデコーダ10を介してノード100に接続される。ROWデコーダR11は、任意のワード線をリファレンスセルアレイ内のリファレンスセルゲートに接続する。リファレンスサブビット線8は、ダミーデコーダ12を介してノード200に接続される。

【0052】また、T=0の状態において、ATD信号 2がHighからLow、PRE信号がLowからHi ghへ変化すると、IV変換回路M2とIV変換回路R 3はアクティブとなり、セルの読み出し動作が開始され 50

る。グローバルビット線4、セルアレイ1のサブビット線7、ダミーグローバルビット線6及びリファレンスセルアレイのリファレンスサブビット線8は、チャージアップされる。

10

【0053】図2を参照しながら説明すると、ATD信号2がLowになることにより、NOR回路の出力はHighとなり、NchTr1を介してグローバルビット線4 (IV変換回路R3では、ダミーグローバルビット線6)は電源に接続される。また、PRE信号がHighになることにより、NchTr3、4、5を介してグローバルビット線4 (IV変換回路R3では、ダミーグローバルビット線6)は電源に接続される。IV変換回路2、3内のPrecharge回路は、各ビット線のチャージアップを補うために装備されている。

【0054】ノード300(グローバルビット線4)、ノード400(ダミーグローバルビット線6)が電源に接続されることにより、ノード300、ノード400の電位は上昇する。その電位が I V変換回路2、3内のNOR回路のスレッショルド電圧に達すると、NOR回路の出力がLowとなり、I V変換回路2、3内のNchTr2、5はOFFする。この状態は、グローバルビット線4、サブビット線7、ダミーグローバルビット線6及びリファレンスサブビット線8が十分にチャージアップされた状態である。

【0055】図9(c)は、各経路の電流波形を示したタイミングチャートである。グローバルビット線4に流れる電流IgsNとサブビット線7に流れる電流Igs1(=Is1)は、T=0からグローバルビット線4の容量とサブビット線7の容量の充電を開始し、T=1のタイミングで充電を完了する。充電が完了すると、グローバルビット線4に流れる電流IgsNは0[A]になる。サブビット線7に流れる電流Igs1は、セルアレイ内で選択されているセル電流である。IV変換回路M2に入力される電流Imは、下記の式で求められる。

【0056】電流 I m= I g s N + I g s 1 【0057】リファレンス部も同様にダミーグローバル ビット線6に流れる電流 I g r N とリファレンスサブビ ット線8に流れる電流 I g r 1 は、T=0からダミーグ ローバルビット線6の容量とリファレンスサブビット線 8の容量の充電を開始し、T=1のタイミングで充電を 完了する。充電が完了すると、ダミーグローバルビット 線6に流れる電流 I g r Nは0 [A] になる。リファレ ンスサブビット線8に流れる電流 I g r 1 は、セルアレ イ内で選択されているセル電流である。 I V変換回路 R 3に入力される電流 I r e f は、下記の式で求められ る。

【0058】電流Iref=IgrN+Igrl 【0059】各充電電流は、IV変換回路2、3から見 えるインピーダンスによって変化するが、メイン側とリ ファレンス側のインピーダンスを同じにすれば、電流I

mと電流 Irefはほぼ同一となる。メイン側とリファ レンス側のインピーダンスを同一にするため、グローバ ルビット線4とダミーグローバルビット線6を図6のよ うに構成し、Zg1とZg1Rを揃える必要がある。グ ローバルビット線インピーダンス乙g1は、図7に示す ように配線容量と配線抵抗で構成される。メイン側とリ ファレンス側のインピーダンスを同一にするために、ダ ミーグローバルインピーダンスZg1Rも、メイン側と 同等の配線構成(配線長、配線幅)とする。

ighからLowへ変化し、IV変換回路2、3内のP recharge回路は動作を停止する。図2を参照し ながら説明すると、PRE信号2がLowになると、I V変換回路2、3内のNchTr4はOFFする。Nc hTr4がOFFすると、IV変換回路2、3内のPr echarge回路のグローバルビット線4(IV変換 回路R3では、ダミーグローバルビット線6)と電源は OPEN状態になる。

【0061】T=1の状態においては、ノード300 (グローバルビット線4) とノード400 (ダミーグロ 20 ーバルビット線6)は、十分に充電されている。T=1 ~T=2の間に、メインセル側は、選択されたセルのセ ル電流をImに伝える必要がある。グローバルビット線 4に溜まった電荷が I g s 1 へ流れ込むため、見かけ上 は、Imの電流はO [A] になる。

【0062】リファレンス側も同様に、リファレンスセ ル電流をIrefに伝える必要がある。 ダミーグローバ ルビット線6に溜まった電荷が I g r 1 へ流れ込むた め、見かけ上は、Irefの電流はO[A]になる。

【0063】T=2~T=3の間は、実際にセルアレイ 30 1で選択されたセルのセル電流、リファレンスセルアレ イ内のリファレンスセル電流が流れ始め、IV変換回路 M2、IV変換回路R3の出力Vm、Vrefに期待さ れた差電位が発生する。

【0064】差電位が発生すると、比較回路1は、AT D1信号のLowからHighへのタイミングにおい て、VrefとVmとを比較し、VrefよりVmの電 位が低ければ、Lowを出力し、VrefよりVmの電 位が高ければ、Highを出力する。図9(d)によれ ば、VrefよりVmの電位が低いので、比較回路1 は、Lowを出力する。VrefとVmとの比較は、両 電位の相対的関係において決定されるものであるから、 両電位の関係が決定された時点から、比較回路1は比較 を行い、該比較結果を出力することが可能なのである。 【0065】図9(b)における従来技術1と比較する

と、VrefとVmとの比較時点が Δt 分早くなり、読 み出しスピードの高速化を図ることができる。

[0066]

【発明の効果】以上の説明から明らかなように、本発明 による半導体記憶装置によれば、 I V変換回路 2、3か ら見えるメインセル側の入力インピーダンスとリファレ ンスセル側の入力インピーダンスとを同一にすることに より、セルデータの読み出しスピードを高速化すること ができる。

【0067】また、IV変換回路2、3から見えるメイ ンセル側の入力インピーダンスとリファレンスセル側の 【0060】T=1の状態になると、PRE信号2がH 10 入力インピーダンスとを同一にすることにより、時系列 にしたがって、VmとVrefとが、相対的関係におい てある一定の差が生じてからは、反転することなく変化 することにより、比較回路1が誤動作を起こす可能性を 低減し、安定読み出しを確保することができる。

【図面の簡単な説明】

【図1】従来技術における半導体記憶装置の構成を示す 回路図である。

【図2】 I V変換回路2、3の構成を示す回路図であ

【図3】 セルアレイ及びリファレンスセルアレイを示し た回路図である。

【図4】 従来技術における読み出し系配線のインピーダ ンスを説明するための回路図である。

【図5】 本発明の実施の形態における半導体記憶装置の 構成を示す回路図である。

【図6】本発明の実施の形態における読み出し系配線の インピーダンスを説明するための回路図である。

【図7】第1の実施の形態におけるグローバルビット線 4 のインピーダンス等価回路である。


【図8】第2の実施の形態におけるグローバルビット線 4 のインピーダンス等価回路である。

【図9】従来技術及び本発明の実施の形態における読み 出し動作時のタイミングチャートである。


【符号の説明】

- 比較回路
- 2 IV変換回路M
- 3 IV変換回路R
- グローバルビット線
- 5 リファレンスグローバルビット線
- 6 ダミーグローバルビット線
- 7 サブビット線
- 8 リファレンスサブビット線
- 9 ROWデコーダ
- 10 COLUMUデコータ
- 11 ROWデコーダR
- 12 ダミーデコーダ

【図1】




【図2】




【図7】


【図8】




【図3】




【図4】



【図5】



【図6】



【図9】

